Kinesko sveučilište razvilo prototip alata za 3D dizajn čipova prilagođen Huaweijevoj arhitekturi LogicFolding

Pekinško sveučilište predstavilo je prototip EDA alata posebno izrađen za Huaweijevu arhitekturu LogicFolding, a alat je zamišljen za projektiranje višeslojnih čipova kao jedne okomite strukture. Prema navodima South China Morning Posta, riječ je o pristupu koji istraživači opisuju kao „true-3D”, odnosno o dizajnu u kojem se cijeli višeslojni čip optimizira od početka, umjesto da se svaki sloj prvo crta u dvije dimenzije pa naknadno slaže.

Sveučilište tvrdi da su rana ispitivanja na otvorenim izvornim dizajnima pokazala smanjenje ukupne duljine unutarnjih vodova za 30 posto, uz poboljšanja performansi i upravljanja toplinom u odnosu na uobičajene EDA tokove rada. Huawei je LogicFolding i povezani Tau Scaling Law predstavio dva dana ranije na IEEE International Symposium on Circuits and Systems (ISCAS 2026) u Šangaju, a cilj koji je kompanija iznijela jest izrada čipova gustoće tranzistora usporedive s procesima od 1,4 nm do 2031., i to bez pristupa opremi za ekstremnu ultraljubičastu litografiju (EUV) koja je obuhvaćena američkim izvoznim ograničenjima.

LogicFolding se temelji na „savijanju” klasičnih 2D rasporeda sklopova u okomite 3D slojeve, čime se skraćuju fizički putovi kojima električni signali prolaze kroz čip. To smanjuje otpor i kapacitivnost na kritičnim vodovima te smanjuje kašnjenje širenja signala. Huaweijevi Kirin procesori za pametne telefone, koji bi trebali stići kasnije ove godine, bit će prvi komercijalni čipovi koji koriste tu arhitekturu.

Synopsys i Cadence nude 3D IC platforme za slaganje više čipletova i napredno pakiranje, no taj se pristup odnosi na drukčiji problem: integraciju odvojenih čipova unutar paketa. LogicFolding, naprotiv, presavija logiku na razini tranzistora unutar jednog čipa u okomite slojeve, pa alat za raspored i povezivanje mora raditi preko cijele vertikalne strukture istodobno. Prototip pekinškog sveučilišta, prema navodima, rješava upravo taj pristup tretirajući višeslojnu strukturu kao jedinstveni dizajnerski prostor od samog početka.

Ipak, ostaje neizvjesno hoće li tvrdnja o 30-postotnom poboljšanju duljine vodova vrijediti i na proizvodnoj razini. EDA alati obično zahtijevaju godine razvoja, duboku integraciju s procesnim dizajnerskim kompletima proizvođača čipova i potvrdu kroz tisuće tape-outa prije nego što ih industrija počne ozbiljnije koristiti. He Tingbo, predsjednica Huaweijevog znanstvenog odbora i čelnica odjela za poluvodiče, rekla je na medijskom brifingu u ponedjeljak da „nijedna tvrtka ne može samostalno pronaći sve odgovore na putu evolucije poluvodiča”.